Laporan Akhir 2
Synchronous Binary Counter
1. Jurnal [kembali]
 |
| Percobaan 2A |
 |
| Percobaan 2B |
2. Alat dan Bahan [kembali]
Alat
a. Software Proteus ver 8.17
Digunakan untuk merancang, menggambar, dan mensimulasikan rangkaian elektronik.
Bahan
a. IC 74193
IC 74193 adalah 4-bit synchronous up/down counter yang dapat menghitung naik atau turun. Memiliki clock terpisah untuk up dan down, input load untuk memuat nilai awal, serta clear untuk reset. Semua bit berubah serentak karena bekerja secara synchronous sehingga tidak terjadi ripple delay.
b. Gerbang logika NOR
Gerbang NOR adalah gabungan gerbang OR dan NOT, yang menghasilkan output 1 hanya jika semua input 0, dan output 0 jika ada input 1. Dengan kata lain, NOR adalah kebalikan dari OR.
c. Saklar SPDT
Komponen mekanik untuk memilih dua posisi logika, yaitu terhubung ke VCC atau ke ground. Switch ini digunakan sebagai input logika biner ke rangkaian.
d. Sumber tegangan DC dan ground
Digunakan sebagai catu daya utama rangkaian digital.
f. Logic probe
Alat indikator untuk mendeteksi kondisi logika high atau low pada keluaran rangkaian digital.
3. Rangkaian Simulasi [kembali]
a. Percobaan 2A
 |
| Rangkaian Simulasi Percobaan 2A |
b. Percobaan 2B
 |
| Rangkaian Simulasi Percobaan 2B |
4. Prinsip Kerja Rangkaian [kembali]
a. Percobaan 2A
Rangkaian synchronous binary counter ini menggunakan dua IC 74193 yang masing-masing merupakan 4-bit synchronous up/down counter. Pada IC jenis ini semua flip-flop di dalamnya menerima sinyal clock secara bersamaan sehingga setiap perubahan hitungan terjadi serentak tanpa efek ripple delay. Sinyal masukan “UP” dan “DOWN” menentukan arah pencacahan: bila masukan UP diberi pulsa, output biner (Q0–Q3) bertambah satu setiap pulsa; bila masukan DOWN diberi pulsa, output berkurang satu setiap pulsa. Kaki PL (parallel load) memungkinkan pemuatan langsung nilai biner awal dari saklar input (D0–D3) dan kaki MR (master reset) dapat mereset output menjadi 0000. Output 4-bit dari IC pertama diteruskan ke input “carry/borrow” IC kedua, sehingga kedua IC bersama-sama membentuk pencacah biner 8-bit yang dapat menghitung naik atau turun secara serentak sesuai sinyal kendali dan pulsa clock yang diberikan.
b. Percobaan 2B
Rangkaian synchronous binary counter ini menggunakan dua IC 74193 sebagai 4-bit up/down counter yang dihubungkan seri sehingga membentuk pencacah biner 8-bit. Semua flip-flop di dalam IC menerima pulsa clock secara bersamaan, sehingga setiap kali clock datang seluruh bit yang perlu berubah akan berganti serentak tanpa efek ripple delay. Jalur masukan UP dan DOWN menentukan arah hitungan: pulsa di input UP membuat hitungan bertambah, sedangkan pulsa di input DOWN membuat hitungan berkurang. Dua gerbang NOR (U3 dan U4) dipakai sebagai rangkaian logika kendali untuk mengatur apakah pulsa clock dari saklar dialirkan ke masukan UP atau DOWN sesuai kombinasi saklar pilihan, sehingga arah hitungan bisa diubah otomatis tanpa memindah koneksi secara manual. Saklar-saklar di bagian input paralel (D0–D3) dapat digunakan untuk memberi nilai awal melalui pin PL (parallel load), sedangkan pin MR (master reset) mereset seluruh keluaran menjadi 0000. Dengan konfigurasi ini, kedua IC 74193 bekerja bersama untuk menghasilkan pencacahan biner 8-bit yang dapat dihitung naik atau turun secara serentak sesuai logika pengendali dari gerbang NOR.
5. Video Rangkaian [kembali]
1. Percobaan 2A
2. Percobaan 2B
6. Analisa [kembali]
1. Analisa perbedaan hasil jurnal dan percobaan dari dua ic yg digunakan (div 16 dan div 10)
Jawab:
IC counter div-16 seperti 7493 berfungsi sebagai pencacah biner 4-bit yang mampu menghitung dari 0 sampai 15. Empat bit keluarannya (Q0–Q3) mewakili bilangan biner 0000 hingga 1111, sehingga total ada 16 kombinasi. Setelah mencapai 1111 (desimal 15), pencacah otomatis kembali ke 0000 dan siklus hitungan berulang dari awal. Sementara itu, IC counter div-10 seperti 74LS90 dirancang sebagai decade counter yang hanya menghitung dari 0 sampai 9 atau total 10 keadaan. Ketika output mencapai biner 1001 (desimal 9), rangkaian internal reset pada 74LS90 segera memaksa output kembali ke 0000, sehingga siklus hitungannya terbatas pada sepuluh langkah. Perbedaan ini membuat 7493 cocok dipakai untuk aplikasi yang memerlukan pencacahan biner penuh 0–15, sedangkan 74LS90 lebih sesuai untuk aplikasi yang membutuhkan pencacahan desimal atau per sepuluh.
2. Analisa perbedaan hasil jurnal dan percobaan dari percobaan 2a dan 2b
Jawab:
Percobaan 2a menggunakan IC 74193 sebagai synchronous binary up counter tanpa rangkaian pembatas sehingga keluaran Q0–Q3 menghitung biner penuh dari 0000 hingga 1111 (0–15) sesuai teori div-16, sedangkan percobaan 2b menambahkan gerbang NOR sebagai umpan balik reset yang aktif saat keluaran mencapai pola tertentu (misalnya 1001 = 9) sehingga counter otomatis kembali ke 0000 dan hanya menghitung 0–9 (div-10); dengan demikian perbedaan hasil jurnal dan percobaan terletak pada adanya rangkaian pembatas di percobaan 2b yang membuatnya bekerja sebagai decade counter, sedangkan percobaan 2a tetap menghitung penuh hingga 15.
7. Link Download [kembali]
- Download file rangkaian percobaan 2a disini
- Download file rangkaian percobaan 2b disini
- Download file datasheet IC 74193 disini
- Download file datasheet gerbang logika NOR disini
- Download file datasheet logic probe disini
- Download file datasheet SPDT disini
Komentar
Posting Komentar